

## СТРУКТУРНАЯ ДЕКОМПОЗИЦИЯ ВСТРАИВАЕМОГО В ПЛИС ПРОГРАММНОГО ОБЕСПЕЧЕНИЯ ДЛЯ УПРАВЛЕНИЯ РЕГИСТРАЦИЕЙ И ИНТЕЛЛЕКТУАЛЬНОЙ ОБРАБОТКОЙ ИЗОБРАЖЕНИЙ В ПРОЦЕССЕ СЪЕМКИ ВЫСОКОСКОРОСТНОЙ ВИДЕОКАМЕРОЙ

И.К. Рябченко, А.И. Постоев, В.И. Иордан

Алтайский государственный университет  
г. Барнаул

Статья посвящена разработке методом декомпозиции оптимальной структуры встраиваемого в ПЛИС FPGA программного обеспечения для управления регистрацией и интеллектуальной обработкой потока изображений в процессе съемки высокоскоростной видеокамерой, в состав которой входит видеосенсор CMV2000 фирмы CMOSIS и отладочная плата Digilent Atlys Spartan-6 FPGA Development Board.

**Ключевые слова:** структурная декомпозиция, встраиваемое программное обеспечение в ПЛИС FPGA, интеллектуальная обработка потока изображений, высокоскоростная видеокамера.

В современном материаловедении возникают задачи, для решения которых требуется детальное рассмотрение динамических процессов, например, при плазменном, либо детонационно-газовом напылении различных порошковых покрытий. Наиболее перспективными инструментами исследования динамики сверхскоростных гетерогенных потоков являются быстродействующие бесконтактные оптико-электронные анемометры (ОЭА) на основе высокопроизводительных КМОП-матриц большого разрешения.

Описанный в [1] ОЭА, структурная схема которого приведена на рис. 1, представляет собой высокоскоростной регистратор с интегрированным блоком анализа потока изображений в режиме реального времени.




Рисунок 1 – Структурная схема высокоскоростного регистратора потока изображений

КМОП-ФД видеосенсор CMV2000 фирмы CMOSIS производит регистрацию треков частиц в плазменной струе с частотой сканирования до 340 кадров/с при разрешении кадра 2048x1088 пикселей и 680 кадров/с при разрешении 2048x544 пикселей [2]. ОЗУ служит для буферизации кадров перед обработкой в блоке анализа и обработки сигнала, а также для хранения результатов обработки сигнала перед записью в RAID-массив, используемый для хранения отснятых изображений и результатов их обработки. Flash-память используется для хранения встраиваемого в ПЛИС FPGA программного обеспечения («прошивки»), программы для Soft-процессора, а также параметров настройки видеорегистратора.

Управление видеорегистратором осуществляется с панели прибора через консоль. USB-порт служит для дистанционного управления видеорегистратором, а также для передачи отснятых изображений на внешний компьютер. Обработкой сигнала с видеосенсора, а также управлением всеми модулями видеорегистратора занимается ПЛИС FPGA Spartan6-LX45 фирмы Xilinx [3].

### Описание встраиваемого ПО в ПЛИС

Программное обеспечение, предназначенное для «прошивки» в ПЛИС FPGA, имеет модульную архитектуру (рис. 2). ПО включает в себя набор IP-ядер для управления аппаратными модулями видеорегистратора, обработки сигнала (изображений) от видеосенсора, а также Soft-процессор MicroBlaze фир-

# СТРУКТУРНАЯ ДЕКОМПОЗИЦИЯ ВСТРАИВАЕМОГО В ПЛИС ПРОГРАММНОГО ОБЕСПЕЧЕНИЯ ДЛЯ УПРАВЛЕНИЯ РЕГИСТРАЦИЕЙ И ИНТЕЛЛЕКТУАЛЬНОЙ ОБРАБОТКОЙ ИЗОБРАЖЕНИЙ В ПРОЦЕССЕ СЪЕМКИ ВЫСОКОСКОРОСТНОЙ ВИДЕОКАМЕРОЙ

мы Xilinx [4] для выполнения некритичных к быстродействию операций, таких как организация интерфейса пользователя, обмен данными через порт USB, диагностика и калибровка прибора при запуске.




Рисунок 2 – Обобщенная структурная схема встраиваемого ПО в ПЛИС

Контроллер видеосенсора формирует управляющие сигналы для видеосенсора в зависимости от выбранного режима работы, а также осуществляет прием данных от видеосенсора по 16 LVDS-каналам, их десериализацию и отправку в приемный буфер шины данных. Блок обработки сигнала в режиме реального времени извлекает кадр из приемного буфера шины данных, производит его обработку в соответствии с алгоритмами, приведенными в [5] и отправляет в буфер результата шины данных. Контроллер дискового массива извлекает данные из буфера результата шины данных, производит их сериализацию и отправляет на RAID-массив дисков. Блок управления формирует управляющие сигналы для контроллера видеосенсора, блока обработки сигнала и контроллера дискового массива, а также, по ходу продвижения кадра, соответствующим образом распределяет приемные буферы и буферы результата между модулями на шине данных.

## Описание шины данных

Для обеспечения постоянной загрузки данными всех модулей, подключенных к шине данных, используется двойная буферизация кадров (ping-pong буферизация) во внешнем ОЗУ. Организация шины данных приведена на рис. 3.

не данных, используется двойная буферизация кадров (ping-pong буферизация) во внешнем ОЗУ. Организация шины данных приведена на рис. 3.




Рисунок 3 – Организация шины данных

При чтении, например, 3-го кадра изображения с видеосенсора, арбитр шины данных переключает демultipлексор контроллера видеосенсора на запись во входной буфер А. В это время, блок обработки сигнала считывает записанный ранее второй кадр изображения из входного буфера Б и записывает результат обработки в буфер результата Б. В свою очередь, контроллер дискового массива считывает результат обработки первого кадра изображения из буфера результата А и отправляет его на дисковый массив. При поступлении следующего кадра изображения все мультиплексоры и демultipлексоры шины данных переключаются на противоположные значения, при этом 3-ий кадр изображения отправляется на обработку в блок обработки сигнала, а результат обработки 2-го сохраняется на дисковый массив.

## Описание блока обработки сигнала

В связи с большим потоком поступающих с видеосенсора данных, единственным возможным способом их обработки в режиме реального времени является параллельная обработка небольших участков изображения на большом количестве конвейеров.

Таким образом, блок обработки сигнала представляет собой набор конвейеров (рис. 4), каждый из которых обрабатывает небольшой участок изображения, а менеджер памяти, который разделяет исходный кадр изображения между конвейерами, склеивает результат обработки в результирующий кадр.




Рисунок 4 – Структурная схема блока обработки сигнала (изображений)

Сигнал с входного буфера поступает на вход сепаратора, который разбивает исходное изображение на блоки по 32х32 пикселя с перекрытием соседних блоков в два пикселя, что позволяет обрабатывать каждый блок

изображения параллельно и независимо от других. С выхода сепаратора блок изображения поступает на вход одного из М конвейеров обработки данных. Конвейер представляет собой цепочку, состоящую из набора фильтров, каждый из которых реализует один из этапов обработки изображения. Фильтры чередуются со встроенными в ПЛИС блоками памяти по 18 кбит для хранения промежуточных этапов вычисления.

Результаты обработки блоков изображений с выходов конвейеров поступают на вход агрегатора, который собирает их в буфере результата в том порядке, в котором они поступали с сепаратора на входы конвейеров.

### СПИСОК ЛИТЕРАТУРЫ

1. Постолев А.И., Иордан В.И., Соловьев А.А. Интеллектуальная цифровая фотокамера для высокоскоростной регистрации и обработки потока изображений быстропротекающих процессов движения самосветящихся объектов // Известия вузов. Физика. – 2012. – Т.55. – №9/2. – С. 176-180.
2. CMV2000 Datasheet [Электронный ресурс] / CMOSIS image sensors – Режим доступа: [http://www.cmosis.com/products/standard\\_products/cm2000](http://www.cmosis.com/products/standard_products/cm2000) по подписке, - Яз. англ.
3. Spartan-6 FPGA Datasheet [Электронный ресурс] / Xilinx – Режим доступа: [http://www.xilinx.com/support/documentation/data\\_sheets/ds162.pdf](http://www.xilinx.com/support/documentation/data_sheets/ds162.pdf) свободный, - Яз. англ.
4. LogiCOREIPMicroBlazeMicroControllerSystem [Электронный ресурс] / Xilinx – Режим доступа: [http://www.xilinx.com/support/documentation/sw\\_manuals/xilinx14\\_1/ds865\\_microblaze\\_mcs.pdf](http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_1/ds865_microblaze_mcs.pdf) свободный, - Яз. англ.
5. Иордан В.И., Рябченко И.К. Определение поля скоростей и распределения плотности частиц в плазменной струе методами обработки потока изображений при высокоскоростной съемке цифровой камерой // Известия вузов. Физика. – 2012. – Т.55. – №9/2. – С. 169-175.
6. Рябченко И.К., Постолев А.И., Иордан В.И. Программно-аппаратная реализация модуля обработки изображений потока частиц в составе интеллектуальной цифровой видеокамеры // Известия вузов. Физика.-2013. -Т.56. - № 8/3. - С. 293-299.

**Рябченко Иван Константинович** – программист, аспирант каф. вычислительной техники и электроники, тел.: (3852) 380-751, e-mail: [Ryabchenko.ivan@mail.ru](mailto:Ryabchenko.ivan@mail.ru); **Постолев Александр Иванович** – аспирант каф. вычислительной техники и электроники, тел.: (3852) 380-751, e-mail: [Alexstud@bk.ru](mailto:Alexstud@bk.ru); **Иордан Владимир Иванович** – к.ф.-м.н., доцент каф. вычислительной техники и электроники, тел. (3852) 380-751, e-mail: [jordan@phys.asu.ru](mailto:jordan@phys.asu.ru).